1、负责验证需求分解，制定验证方案和验证计划；

2、使用SystemVerilog以及UVM验证方法学进行模块以及全芯片的功能验证，输出验证规程和验证报告；

3、负责Coverage收集、分析，完成、收敛，负责RTL 仿真，Gate level 仿真；

4、支持Emulation 团队、支持Validation 团队。

1、微电子/集成电路专业，硕士及以上学历；

2、主修课程包含数字集成电路设计，微电子技术基础等课程，毕业设计方向为数字集成电路设计方向；

3、掌握SystemVerilog, Verilog语言；熟练使用先进验证方法学，如UVM，VMM等。