1、负责SoC子系统设计集成、芯片顶层设计、总线互联、存储设计、时钟复位、低功耗设计等；

2、使用lint, Spyglass等工具进行RTL质量检查、使用Verdi等工具对设计和仿真波形进行debug；

3、配合验证工程师对SoC功能和性能进行验证，以及基于UPF/CPF的低功耗设计仿真、门级网表仿真、DFT网表仿真、带sdf的后仿真；

4、支持Synthesis、STA、DFT、后端物理实现、FPGA测试、软硬件联调、样片测试等工作。

1、通讯工程/电子信息工程/微电子/电子科学与技术等相关专业，硕士及以上学历；

2、主修课程包含数字集成电路设计，微电子技术基础等课程，毕业设计方向为数字集成电路设计方向；

3、扎实的设计和文档能力，微架构设计、Verilog编码能力，了解Python/Makefile/Perl/Tcl等脚本语言；

4、熟练使用前端相关EDA工具；

5、优秀的团队合作意识、良好的沟通能力、主人翁精神。