1、熟悉数字时钟复位设计,数模接口要求,输出项目SDC约束;
2、数字综合,对接前端设计和后端P&R;
3、形式验证分析,保证代码功能一致性;
4、静态时序分析;
5、IP数据包数据生成以及规范化处理;
6、部分DFT设计。
1、微电子或相关电子专业硕士及以上学历,2年及以上数字中端设计相关工作经验;
2、熟练掌握中端各种工具使用,如DC,Formality等;
3、能独立解决问题,有良好的文档习惯,有较好的沟通能力及团队精神;
4、具有高速接口IP中端设计经验尤佳;
5、熟练使用脚本如perl,python,makefile等尤佳。