1、精通通信理论;

2、制定通信系统的设计指标，搭建仿真环境，确定系统和模块的算法设计方案；

3、指导数字 IC 设计工程师完成相关模块设计，指导FPGA 原型验证；

4、分析通信芯片的各项测试数据，进而优化系统。

1、硕士及以上学历，数字信号处理/通信工程等相关专业；8年以上相关工作经验;

2、精通通讯理论与算法，有SerDes相关经验者优先;

3、精通Matlab，对 Verilog 设计有一定概念，有Verilog设计经验优先；

4、对通信算法有浓厚的兴趣和强烈的求知欲。